Анотація: Розглядається принцип дії регістрів як елементів електронної пам'яті.
Регістр - це ІМС середнього ступеня інтеграції, призначена для запам'ятовування і зберігання многоразрядного слова.
Регістр-клямка
Найпростіший регістр представляє собою паралельне з'єднання декількох тригерів ( Мал. 8.1 , А). УДО регістра-засувки приведена на Мал. 8.1 , Б. Якщо регістр побудований на тригерах-засувках, то його називають регістр- "засувка". Як правило, до складу ІС регістра входять буферні підсилювачі і елементи управління, наприклад як показано на Мал. 8.2 , А. Тут зображена функціональна схема 8-розрядного D-регістри-засувки КР580ІР82 з трьома станами на виході. Його УДО представлено на Мал. 8.2 , Б.
Мал.8.1.
Чотирьох-розрядний регістр- "засувка" з прямими виходами: а - функціональна схема; б - УДО
Третім станом (перші два - це логічний 0 і логічна 1) називається стан виходів ІС, при якому вони відключені і від джерела живлення, і від загальної точки. Інші назви цього стану - стан високого опору, високоімпедансное стан, Z-стан [ 1 , С. 61 - 63; 2 , С. 68 - 70].
Досягається це третій стан спеціальним схемним рішенням [ 3 , С. 117 - 118] в вихідний частини логічних елементів, коли вихідні транзистори логічних елементів замкнені і не подають на вихід ні напруги харчування, ні потенціалу землі (НЕ 0 і не 1).
Регістр КР580ІР82 складається з 8 функціональних блоків ( Мал. 8.2 , А). У кожен з них входить D -тригер-засувка з записом по задньому фронту і потужний вихідний вентиль на 3 стану. STB - стробірующій вхід, 
- дозвіл передачі - сигнал, керуючий третім станом: якщо 
, То відбувається передача інформації з входів 
на відповідні виходи 
, якщо ж 
, Всі виходи 
переводяться в третій стан. при 
і ІС працює в режимі шинного формувача - інформація зі входів передається на виходи в незмінному вигляді.
При подачі на 
заднього фронту сигналу відбувається "замикання" переданої інформації в тригерах, тобто там запам'ятовується те, що було на момент подачі 
. поки що 
, Буферний регістр буде зберігати цю інформацію, незалежно від інформації на D -вхід. При подачі переднього фронту 
при збереженні стан виходів буде змінюватися відповідно до зміни на відповідних входах 
. Якщо ж , То всі вихідні підсилювачі переводяться в третій стан. При цьому, незалежно від стану входів, всі виходи регістра 
переводяться в третій стан.
Всі висновки регістра можуть мати активний нульовий рівень, що відображається на УДО у вигляді інверсних сигналів і позначень висновків.
Існує безліч різновидів регістрів, наприклад, зсувні регістри [ 4 , Глава 8], в яких тригери з'єднані між собою таким чином, що передають інформацію послідовно від одного тригера до іншого [ 5 , Стр. 109 - 122], але ми тут зупинимося на регістрі-засувці і його застосуванні.
реєстрова пам'ять
Реєстрова пам'ять - register file - це сверхоператівное пристрій (СОЗУ) - схема з декількох регістрів, призначена для зберігання кількох багаторозрядних слів.
на Мал. 8.3 показаний приклад реалізації СОЗУ, що складається з чотирьох 8-розрядних регістрів (підключення RG2 і RG3 не показано, воно здійснюється аналогічно). Дане СОЗУ має інформаційний обсяг 4x8 біт - 4 слова по 8 біт, або 4 байта. Тут DI - data input - вхідна шина даних, DO - data output - вихідна шина даних, WR - сигнал запису в СОЗУ, RD - сигнал читання інформації з СОЗУ, ВШД - внутрішня шина даних.
Кожен регістр має двухразрядний адреса, який подається на входи дешифратора. Наприклад, крайній лівий на Мал. 8.3 регістр RG1 має адресу 
, Наступний - 
(Не показаний на малюнку), далі - 
(не показаний), а крайній праворуч регістр RG4 має адресу 
.
При наявності активного сигналу записи 
дешифратор відповідно до кодом адреси видає на один з регістрів активний сигнал 
, За яким інформація з вхідний шини даних DI записується в обраний регістр. По задньому фронту 
інформація в цьому регістрі "замикається".
Якщо, наприклад, на DI подана інформація 
, і адреса регістра дорівнює , Тоді активний сигнал на виході "3" дешифратора буде поданий як на регістр RG4. На інших регістрах в цей час буде неактивний рівень сигналу 
, Тому інформація із вхідними шини даних буде записана в RG4, в інших регістрах буде зберігатися записана раніше інформація.
При активному сигналі читання 
активізуються всі 8 мультиплексорів (на схемі показані перший, другий і восьмий, інші підключені аналогічні), оскільки на їх дозволяють входи подано активний сигнал 
. Відповідно до поданого на дешифратор адресою, мультиплексори коммутируют на вихідну шину даних інформацію з обраного регістра. наприклад, , Адреса регістра дорівнює . Тоді на всіх мультиплексорах буде , Всі вони починають вибирати інформацію відповідно до адреси . Тому на вихідну шину DO будуть подані розряди внутрішньої шини з номерами 25 - з першого мультиплексора, 26 - з другого, 27 - з третього, 28 - з четвертого, 29 - з п'ятого, 30 - з шостого, 31 - з сьомого і 32 - з восьмого мультиплексора. Таким чином, інформація, яка є копією вмісту регістра RG 4 з адресою 
передається на вихідну шину даних DO.
Розглянемо ще один приклад синтезу схеми реєстрової пам'яті об'ємом на 4 двухразрядного слова [ 6 , C. 54,55]. Оскільки кількість регістрів дорівнює 4, для їх адресації достатні 2 лінії адреси. Відповідно до кількості регістрів розрядність мультиплексорів дорівнює 4. Схема наведена на Мал. 8.4 . Тут же відображено стан всіх точок схеми при заданій вхідної інформації. на Мал. 8.4 прийняті позначення 
і 
- значення виходів регістрів 
і 
відповідно в попередні моменти часу - показують, що інформація на відповідному виході не змінюється. аналогічно 
- постійний стан виходу мультиплексора.
